Skema penumpukan yang disarankan untuk PCB 6-lapis adalah struktur SGSPGS (sinyal sinyal sinyal power ground sinyal), yang menyeimbangkan integritas sinyal, integritas daya, dan kinerja EMC, menjadikannya solusi yang disukai untuk desain berkecepatan tinggi dan kepadatan tinggi.
Rencana Rekomendasi Inti
Struktur SGSPGS (sinyal atas/sinyal GND/S3/PWR/GND/sinyal bawah).
Keuntungan:
Tiga lapisan sinyal diatur secara bergantian dengan tiga bidang referensi, dan sinyal berkecepatan tinggi (seperti PCIe, DDR4) dapat diprioritaskan di lapisan S3, dengan pelindung bidang tanah di kedua bagian atas dan bawah.
Lapisan daya berdekatan dengan bidang tanah (jarak yang disarankan 8-10 juta), dan efek kapasitansi decoupling ditingkatkan sebesar 40%.
Desain susun simetris mengurangi risiko warping dewan (warpage<0.5%).
Skenario yang berlaku:Frekuensi tinggidan skenario kepadatan tinggi seperti server AI, komunikasi 5G, dan pengontrol kendaraan.
Solusi alternatif
Struktur SGPSGS (sinyal atas/sinyal GND/PWR/S4/GND/sinyal bawah).
Karakteristik:
Lapisan daya berpusat dan cocok untuk sistem voltase multi (seperti catu daya CPU Core+periferal).
Pesawat Daya Referensi Sinyal Lapisan S4, perhatian harus diberikan pada pencocokan impedansi (diferensial linewidth/spasi diferensial 4,5/5,5 juta).
Kerugian:Catu daya dipisahkan dari bidang tanah, membutuhkan penambahan kapasitor decoupling.
Struktur SSGPGS (sinyal atas/sinyal S2/GND/PWR/GND/sinyal bawah).
Penerapan:Dalam skenario arus tinggi frekuensi rendah (seperti papan penggerak motor), lapisan S2 dapat dilengkapi dengan kabel arus tinggi (lebar garis lebih besar dari atau sama dengan 1mm).
Mempertaruhkan:Lapisan sinyal yang berdekatan (S2 dan atas) rentan terhadap crosstalk, dan jarak yang lebih besar dari atau sama dengan 3 kali lebar garis harus dipesan.
Parameter desain utama
Ketebalan sedang:
Papan inti tipis (8milFR-4)digunakan antara lapisan daya dan bidang tanah untuk meningkatkan kapasitansi planar (nilai kapasitansi ≈ 0,5nf/cm ²).
Jarak yang disarankan antara lapisan sinyal dan bidang referensi adalah 5-8mil, dengan fluktuasi impedansi kurang dari atau sama dengan ± 5%.
Pemrosesan Sinyal Kecepatan Tinggi:
Garis clock disusun secara istimewa di lapisan sinyal tengah (S3), mempertahankan jarak garis 3 kali lipat dari lapisan daya untuk mengurangi jitter.
Hindari kabel paralel dan gunakan tata letak ortogonal untuk mengurangi crosstalk.